CLIPPEDIMAGE= JP402280342A ·

PAT-NO: JP402280342A

DOCUMENT-IDENTIFIER: JP 02280342 A

TITLE: MOS SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUBN-DATE: November 16, 1990

INVENTOR-INFORMATION:

NAME KUROI, TAKASHI INUISHI, MASAHIDE MITSUI, KATSUKICHI

ASSIGNEE-INFORMATION:

NAME COUNTRY

MITSUBISHI ELECTRIC CORP N/A

APPL-NO: JP01102232

APPL-DATE: April 20, 1989

INT-CL (IPC): H01L021/336;H01L021/265;H01L029/784

US-CL-CURRENT: 257/408,438/305,438/FOR.204

ABSTRACT:

PURPOSE: To alleviate an electric field of a drain and to increase the lifetime of an element without reducing a driving capacity by forming an intermediate concentration impurity region and a low concentration impurity region covered with a gate electrode adjacent to source, drain regions of high impurity concentration region.

CONSTITUTION: With the sidewall of a gate oxide film 2 of a lower part of a gate electrode 3 as a mask it is obliquely ion implanted. Then, N<SP>-</SP> type regions 5, 5' of reverse conductivity type low concentration impurity reigns to that of a semiconductor substrate 1 covered with the electrode 3 are formed, and N<SP>+</SP> type region of high concentration impurity active

03/10/2003, EAST Version: 1.03.0002

region becoming N-type regions 6, 6' of an intermediate concentration impurity active regions, drain, source regions 7, 8 are formed adjacent thereto. The regions 5, 5' are superposed on the electrode 3 to alleviate the electric field of the drain, the operating characteristic of triode region is enhanced by the decrease in a parasitic resistance due to the formation of a charge storage layer, characteristic deterioration due to hot carrier is prevented to enhance the lifetime of a semiconductor element.

COPYRIGHT: (C)1990,JPO&Japio

19 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平2-280342

®int. Cl. ⁵

識別記号

庁内整理番号

3公開 平成2年(1990)11月16日

H 01 L 21/336 21/265 29/784

8422-5F

H 01 L 29/78

301 L

21/200 審査請求 未請求 請

未請求 請求項の数 2 (全6頁)

◎発明の名称 M0S型半導体装置及びその製造方法

②特 願 平1-102232

②出 願 平1(1989)4月20日

@発 明 者 黒 井 隆 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

②発明者 犬石 昌秀 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑫発 明 者 光 井 克 吉 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

⑭代 理 人 弁理士 大岩 增雄 外2名

明 細 書

1. 発明の名称

MOS型半導体装置及びその製造方法

2. 特許請求の範囲

(1) 半導体を とととする とととする ととなる。 となる。 にできる。 に

(2) 半導体基板にゲート絶縁膜とゲート電極を形成する工程と、前記半導体基板と反対の導電型の 不純物をイオン注入により斜め方向から前記基板 にイオン注入を行なり工程と、前記ゲート電極の側壁にサイドウオール酸化膜を形成する工程と、前記半導体基板と反対の導電型の二種類の不純物を前記基板に垂直にイオン注入する工程と、 無処理を加えて前記イオン注入した不純物を活性化する事から成るMOS型平度体製造の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

との発明はMOSトランジスタの構造及びその 製造方法に関するものである。

〔従来の技術〕

従来、短チャンネルトランジスタのドレイン部の電界を緩和する構造として第 3 図に示すようなドレイン・ソース構造を有する Lightly Doped Drain (LDD)トランジスタがT 8 A N 0 等により発表されている。(IEBB Transaction Blectron Devices VOL. ED-29 1982)、第 3 図はNチャネルM 0 8 の L D D トランジスタを示してかり、ソース(7)及びドレイン(8)は高濃度のN型不純物拡散層(7)、(8)及び~10¹⁷/ cdから 10¹⁸/ cd の

とのN チャオル O S トランジスタの の B 本 4 図 6 B の C と ポリシリン ク を B は C と で で C と で C と で C と で C と で C と で C と で C と で C と で C と で C と で で C と で C と で で C と で C と で C と で C と で C と で C と で C と で C と で C と で C と で C と で C と で C と で C と で C と で C と で C と で C と で C と で で C と で で C と で で C と で C と で C と で C と で C と で C と で C と で C と で C と で C と で C と

反伝 的から成るチャネルの抵抗以外に寄生抵抗としてソース側の低 収度の N (5') の抵抗、ドレイン側空 乏 が (0)の抵抗及びドレイン側 N (0)の抵抗がドレイン 配流の低下を招く、3 極管 領域に於ては 図 5 ー 2 に示すように寄生抵抗としてソース側 N (5)の抵抗とドレイン側 N (5)の抵抗がトランジス

図4-5 に示すよりな不純物プロファイルが得られる。

次に従来のLDD お造の原理を第3図を用いて 説明する。トランジスタのソース(8) 及び基板(1) は 例えばOVの電位に接地されており、ドレイン(7) は電源電圧(例えば5V)が与えられる。このため N型のドレイン部(7)、(6) と P型半導体基板(1) と の P/N 接合には逆バイアスが与えられ高電界が 発生する。

このドレイン電界を緩和するのには空芝脳の幅を大きくすればする程電界は緩和するわけである。 P/N 接合の空芝脳の幅 w は

$$w = \sqrt{\frac{2\varepsilon_{\theta}}{\theta} \frac{(N_A + N_D)}{N_A \cdot N_D}}$$
 (1) で与えられる。

ことでNAはアクセナタ設度、NDはドナー設度であり、 68 は半導体の誘電率、 9 は電荷登である。 N型の不純物設度が P型半導体の不純物設度よりも登しく高い場合、即ち No ≥ NA の時空乏圏の幅は ロープ 266 となり、 N型の不純物設度が低くて P型半導体基板の設度に等しくなると、即ちNA = NDの

タの駆勁能力を下げる。

(発明が解決しよりとする課題)

従来のLDDMOSトランジスタは以上のように存成されているので低速度のN⁻型不純物 (5) が設けられているので M O S トランジスタの寄生抵抗が大きくなり電流駆効能力が落ちるという問題点が有つた。

この発明は上記のような問題点を解消するため になされたものでMOSトランジスタのドレイン 部の電界を緩和できるとともに、MOSトランジ スタの3極管・5極管の駆動能力を落とさずに、 業子の寿命を大幅に改善できるLDDuOSトランジスタ及びその製造方法を得ることを目的とする。

(課題を解決するための手段)

この発明に係るしDDЫ OSトランジスタは低 濃度のN面域をゲート電極と重なるように回転斜 めイオン注入を使用し、ゲート電極の倒壁に残し た酸化膜をマスクとし、リンイオンとひ素イオン を同時に注入し熱処理を行なうことによりNM層の 長さを制御よく形成したものである。

(作用)

この発明における L D D M O 8 トランジスタは低濃度の N の領域を ゲート電極と重なるように形成したので三極管領域の動作特性が、電荷書積層の形成による寄生抵抗の低下で向上し、且つ N 層が ゲート電極下にありホットキャリアによる特性劣化が抑えられる。

〔発明の実施例〕

以下、この発明の一実施例を第1図及び第2図を用いて説明する。第1図は本発明の L D D M O

電極(8)の側壁にのみ残す(図2-4)。次にゲート電極(8)とゲート電極債の酸化膜(4)をマスクとして基板(1)に垂直な方向から~10⁻¹⁴/calのリンイオンと~10¹⁵/calの砒素イオンのN型不純物を同のパーソース・ドレイン不純物圏(7)(8)を形成するの図2-5)。この後熱処理を加えると、リンイオンは散しやすいのでサイドウスールの下にリンイオンが拡散し、中濃度の不純物活性層が形成され最終的に図2-6のような不純物プロファイルを形成する。

以下本発明による製造方法によつて作られた LDDMOSトランジスタの特性について説明する。

本発明のLDDMOSトランジスタでは第1図に示すように高抵抗のN[®] (5) (5) の債に高抵抗のN[®] (6) (6) を設けているため、高抵抗のN[®] 部のみを設けた従来のLDD構造に比べ三極管領域及び五極管領域ともに電流駆動能力は上がる。更にN[®] 部(5) (5) が第1図に示すようにゲート電極(8)下に有るために、三極管領

8トランジスタの断面図を示したものでP型半導体基板(1)上にゲート酸化膜(2)とゲート電極(8)とゲート電極(8)とゲート電極(8)に関われ、低濃度の不純物活性脂(6)(6)と隣接して形成され、さらに、中濃度の不純物活性脂(6)(6)と隣接して形成され、さらに、中濃度の不純物活性脂(7)(8)が形成されている。従来の第3図のものの低濃度の領域(5)の位置に、中濃度の領域(6)が設けられている。

第2図を用いて本発明であるLDDuOSトランジスタの製造方法について説明する。

城、即ちゲート電圧Voがドレイン電圧Voより大きい時はゲート電極から基板への電界によりN[®]部の表面のキャリア濃度は電荷蓄積により増加しN[®]部の寄生抵抗は減少する。

また、本発明によるLDDMOSトランジスタ ではリンイオンは砒素イオンに比べ拡散しやすい ので、中濃度のN類は(6)が形成され、その濃度は N⁺低抵抗領域(7),(8)から高抵抗のN^{*}領域(5)に至る 文で段階的に該少するのでその結果十分に電界級 和できるN^{*}長を得ることができる。更に L D D M 0 S トランジスタのチャネル方向の長さ、深さを イオン注入の加速電圧、角度を変える夢により制 御できる。

この発明は次の(1)~(6)項の実施超級により実施できる。

 1×10^{14} / cd の往人 Q を前記基板 の面に対して 斜め方向から注入し、 2 度目のイオン注入はリ ンとヒソであり、それぞれ 1×10^{13} / $cd \sim 1 \times 10^{15}$ / $cd \sim 1 \times 10^{16}$ / $cd \sim 1 \times 10$

〔発明の効果〕

以上のようにこの発明によれば、低程度の不能
物活性間と中線度の不純物活性階を形成したので
、寄生抵抗を小さくでき、大きの別との大きないない。
るトランジスタを毀造が疑うように形成したので
なけっトロをが疑うように形成したので
できるだけでは、ないの発明にながない。
ない、ケートながいない。
ない、ウートながいない。
ない、ウートないでない。
ないの発明にないない。
ないの発明にないない。
ないのできるだけでない。
ないのできるだけでない。
ないのではないで
ないのではないで
ないのではないで
ないのではないで
ないのではないで
ないのではないで
ない。
ないのではないで
ないのではないで
ないる。

4. 図面の御単な説明

対の認風型を有する低級度の不認物活性胞から なるMOSトランジスタ。

- (d) 前記半導体基板と反対の導電型の不純物が1度 目のイオン注入はリンであり、1×10¹²/cd~


第1図は本発明の一実施例による M 0 8 トランジスタを示す断面図、第2図は本発明の一実施例による M 0 8 トランジスタの設造方法を示す図、第3図は従来のしDD M 0 8 トランジスタの紹造を示す断面図、第4図は従来のしDD M 0 8 トランジスタの設造工程を示す図、第5図は従来のし
DD M 0 8 トランジスタの効作時の状態を示した
断面図である。


(1) は半導体基板、(2) はゲート酸化原、(8) はゲート電極、(6) はサイドクオール酸化原、(4) は C V D 法により形成した酸化原、(5) は低寂度の N 型不純物活性領域、(6) は中寂度の N 型不純物活性領域、(7)(8) は高寂度の N 型不純物を含むドレイン・ソースである。


なか、図中、同一符号は同一、又は相当部分を 示す。


代理人 大岩增雄

特開平2-280342 (5)









特開平2-280342 (6)

手 梲 補 正 杏(自発) 平成 11年 8月28日

特許庁及官殿

平 特取以 1-102232 号 1. 事件の表示

2. 発明の名称 MOS型半導体装置及びその製造方法

3. 補正をする者

特許出願人 事件との関係 東京都千代田区丸の内二丁目2番3号 住 所 (601) 三菱電機株式会社 名 称 代表者 志 岐 守 哉


4. 代理人

東京都千代田区丸の内二丁目2番3号 住 所 三菱電機株式会社内 (7375)弁理士 大 岩 増 雄 (連結先03(213)3421特許部)





第5図 5-1 GND VD>VG GND



5. 補正の対象

明細書の発明の詳細な説明の構、及び図面の簡単な説明の概。

6. 補正の内容

 オージ 行 割 正 前 割 正 4 18 ND ≥ NA ND > NA 5 9 大きい(VD>VG)の 大きい(VD>VG) 	後
+ +	
D VEVICUO D	3) Ł ŧ
5 11 (VG ≥ VD) (VG > VD)	
6 20 3 極管·5 極管 三極管·五極管·	
B 13 チヤネル住入を行なつ チャネル住入を行 た後 た後	うなっ
8 17 N型不純物リンを N型不純物である	るりン
9 3 ~10 ⁻¹⁴ /cd ~10 ¹⁴ /cd	
EL	E .